「チップの女王」が宣言した、制裁への反撃

制裁は、時として予期せぬ革新を生む。

米国がファーウェイへの半導体輸出を事実上封じてから数年。「もう終わりだ」と見る向きもあった中国のチップ産業が、思わぬ方向から反撃の狼煙を上げています。

「冬が来る前に、驚かせる」

2026年5月、上海で開催されたIEEE国際シンポジウム。ファーウェイの半導体設計子会社HiSiliconの賀婷波（ティンボ・ヘ）社長は、壇上でこう言い切りました。「2026年冬までに、サプライズを届ける。飽和でも継続でもなく、大きな跳躍だ。」

中国で「チップの女王」と呼ばれる彼女が発表したのは、「タウのスケーリング則（Tau's Scaling Law）」と名付けた新しい設計思想です。これは、半世紀にわたって半導体業界を導いてきた「ムーアの法則」——2年ごとにトランジスタ数を倍増させるという原則——に代わるものだと、彼女は主張しています。

その核心は、「1枚のシリコンに部品を詰め込む」競争から離れ、チップ間・回路間・システム全体にわたる演算速度の最適化に軸足を移すことです。具体的には「LogicFolding」と呼ばれる技術で回路内の論理演算時間を短縮し、ナノスケールの電子現象を設計に取り込み、チップ間通信を高速化するインターコネクト技術を組み合わせています。

「AIのトレーニングでも推論でも、勝負は計算時間の短縮だけではない。データがチップ間・チップ内を移動する時間を短縮することが鍵だ」と彼女は述べました。

なぜこの発表が重要なのか

広告

広告掲載について

[email protected]

広告

ここで背景を整理しておく必要があります。

米国の輸出規制により、ファーウェイは世界最大の半導体受託製造企業である台湾のTSMCとの取引を禁じられています。代わりに頼るのは中国国内のSMICですが、SMICが使用できる露光装置は旧世代のもの。最先端のAIチップ製造において、中国は現在、業界最前線から5年以上遅れているとも言われています。

HiSiliconは、この新アプローチによって2031年までに1.4ナノメートル相当の性能を持つチップを量産できると主張しています。TSMCが同プロセスを導入する予定が2028年であることを考えると、遅れを3年程度に縮めることになります。

ただし、懐疑的な見方もあります。独立系半導体・AI政策アナリストのレナート・ハイム氏は、「ファーウェイの戦略は、チップの微細化だけでは性能向上の限界に達しつつあることを示している」と指摘します。ハイブリッドボンディングや3Dチップスタッキングといった技術は、すでにAppleやNVIDIAなども活用している手法であり、ファーウェイだけの独自技術ではないという見方もあります。

賀社長自身も「量産は今年ではない。2027年以降だ」と認めており、現時点では発表の多くがロードマップの域を出ていません。

日本企業にとっての意味

この動向は、日本の産業界にとっても他人事ではありません。

ソニーはイメージセンサーで世界トップシェアを持ち、その製造プロセスはTSMCとも深く連携しています。東京エレクトロンや信越化学工業は半導体製造装置・材料で世界的なシェアを持ち、米国の対中輸出規制の影響を直接受けてきました。ファーウェイが新設計思想で性能向上を実現し、中国国内サプライチェーンへの依存を高めていくならば、日本企業が中国市場で担ってきた役割が縮小するリスクがあります。

一方で、別の見方もできます。ファーウェイが「微細化ではなく設計最適化」という路線を強化するほど、先端露光装置（EUV）を持たない中国が日本製の半導体製造装置や素材を必要とする場面は残り続けます。規制の網が複雑になるほど、日本企業はどこまで関与できるかという判断を迫られることになります。

より長期的には、日本政府が進める半導体国産化戦略——Rapidusによる2ナノメートルチップの国内製造——が、米中技術覇権の狭間でどのような位置づけを持つかという問いとも重なってきます。