IBMが「1ナノの壁」を突破——ただし、そのチップを作る工場はまだない

爪ほどの大きさのチップ1つに、トランジスタ約1,000億個。IBMが2026年6月25日に公開したsub-1nm(1ナノメートル以下)チップ技術が示した数字です。同社はこれを「世界初」と呼びました。それ自体は正確な表現です。ただし、条件が付きます。あくまで「研究デモンストレーション」としての世界初であり、このチップを実際に量産する工場はまだ決まっていません。

IBM Research(IBMの研究部門)は同日、米国で0.7ナノ(7オングストローム)ノード向けの新しいトランジスタ・アーキテクチャ「ナノスタック(nanostack)」を発表しました。研究成果は半導体分野の国際学会VLSI 2026で公開されています(IBM Newsroom、6月25日)。発表直後、業界の反応は二つに分かれました。一方は「ムーアの法則のロードマップに10～15年を上乗せした」と評価し、もう一方は「研究室のブレークスルーと工場の現実は別の話だ」と一線を引きました。

まず、「0.7ナノ」という数字の意味を整理しておきます

7nm世代以降、半導体のノード名は物理的な実測寸法ではありません。むしろマーケティング上の世代名に近いものです。IBMが言う「0.7ナノ」も、トランジスタを実際に測ればその大きさではありません。実際のナノシート層の厚さは約5ナノとされています(Slashdotコミュニティの論評、参考)。「0.7ナノ=原子の直径」という表現がしばしば添えられますが、これはあくまで比喩であり、実測値ではありません。

では、IBMが実際に成し遂げたことは何でしょうか。それは「方向を変えた」ことです。これまで半導体の微細化は、平面上で素子をより小さく描く2Dのゲームでした。ところがトランジスタが量子力学的な干渉の限界に突き当たり、この方式が行き詰まりを迎えています(MIT Technology Review、6月25日)。ナノスタックの解決策は「上へ積む」ことです。ナノシート・トランジスタを垂直に積層し、互い違いに配置する3D方式です。IBMはウエハーボンディング(ウエハー同士を接合する技術)、SRAM(高速な内蔵メモリ)のスケーリング、チャネル材料の革新を組み合わせたと説明しています。

数値で見るとこうなります。IBMによれば、2021年に発表した自社の2ナノチップと比べて、トランジスタ密度は約2倍、性能は最大50%、エネルギー効率は最大70%改善したとされます。SRAMセルは40%縮小しました。爪サイズのチップあたりのトランジスタは約1,000億個に達します(IBM Newsroom)。

一部の二次メディアは、このチップをAIアクセラレータとして使えば約7,000 TOPS(1秒あたり7兆回の演算)の処理性能を発揮し、AIモデルの学習時間を大きく短縮すると報じています。ただしこれはIBMの推定値を引用したもので、公式のプレスリリースでは確認されていません。確定した数値として受け取るのは時期尚早です。

楽観論:ムーアの法則に10年が上乗せされた

今回の発表を歓迎する側の論理は明快です。微細化が壁に突き当たっているのが事実であれば、上へ積む3D積層は新たな活路になる、というものです。

半導体アナリストのダン・ハチソン氏は、今回の技術を「ロードマップに10～15年を上乗せするもの」という趣旨で評価しています(MIT Technology Review)。IBM自身も、ナノスタックのロードマップが少なくとも10年分の追加のスケーリングを支えると説明しています。

注目すべきは、この基盤アーキテクチャがシリコンバレーでもアジアのファウンドリでもなく、米国のIBM研究所から生まれたという事実です。IBM Researchのディレクター、ジェイ・ガンベッタ氏は「ナノスタック・アーキテクチャによって、私たちは単により小さなトランジスタを作っているのではなく、チップの作り方そのものを再発明している」という趣旨を述べました(IBM Newsroom、英語原文の翻訳)。量産競争の構図とは別に、次世代チップの設計図を米国の研究所が描いた、という意味を持ちます。

慎重論:研究室の成果と工場は別のリーグだ

反対側の見方は冷静です。要点は一つ、「発明と量産は別の問題だ」という点です。

第一に、歩留まり(良品率)です。素子を上へ積むと欠陥率が上がります。MIT Technology Reviewは「上下の層のうち一つでも失敗すればチップ全体が失敗する」と指摘しています。層が増えるほど、不良の確率は掛け算で膨らみます。

第二に、発熱です。3D積層は狭い空間に熱が集中します。製造プロセスの温度を400度以下に保つ必要がありますが、IBMはこれをどう解決したのか、具体的な手法を公開していません(MIT Technology Review)。

第三に、時期です。IBMが示したパートナー企業による初期生産の目標は5年以内、およそ2031年です。「うまくいって5年後」の技術だということです。オンラインのコミュニティでは「四半期の株価を押し上げるための発表ではないか」という冷ややかな声も出ています(Slashdot、参考)。

ここで核心を押さえておく必要があります。IBMはファウンドリ(受託製造企業)ではありません。 IBM Researchはアーキテクチャを発明しますが、実際のチップは外部のパートナーが製造します。かつてはグローバルファウンドリーズが、現在はサムスンやラピダスといったファウンドリがその役割を担っています。今回の0.7ナノも、量産パートナーはまだ公表されていません。「IBMが1ナノチップを作る」という表現は正確ではありません。

「世界初」の実際の重み

比較が必要です。台湾のTSMCはすでに2ナノの量産を開始しています(TechNews、聯合新聞網)。現在市場に出回るAIチップの大半は5ナノ・4ナノ級で、その多くを事実上TSMCが製造しています。

つまり、二つのマイルストーンは性格が異なります。TSMCの2ナノは「今まさに工場で回っている」量産のマイルストーンです。IBMの0.7ナノは「5年後を見据えた」研究のマイルストーンです。どちらも意味はありますが、同じ天秤にはかけられません。IBMの「世界初」はsub-1ナノの研究デモンストレーションとしての初であり、量産としての初ではありません。

日本にとっての含意:素材・装置と、ラピダスの位置

3D積層への転換は、日本の半導体産業にとって無関係な話ではありません。ナノスタックが求めるウエハーボンディングや新しいチャネル材料は、いずれも素材・装置メーカーの領域に踏み込むからです。ウエハーボンディングや積層工程は東京エレクトロンなどの製造装置メーカーが強みを持つ分野であり、フォトレジストではJSR、シリコンウエハーでは信越化学、後工程材料ではレゾナックといった日本企業が世界市場で高いシェアを占めています。ノード名の数字が物理寸法から離れ、勝負が「どう積むか」へ移るほど、素材・装置の精度が量産可否を左右する比重は増していきます。

そして忘れてはならないのが、ラピダスの位置です。ラピダスは2021年のIBMの2ナノ原源技術を受け入れ、2ナノの量産を目指してきた実績があります。今回の0.7ナノは量産パートナーが未公表ですが、IBMの原源技術を受容した前例を持つラピダスが今後どう関わるかは、日本の読者にとって注視すべき論点です。ただし現時点でラピダスと0.7ナノを結びつける公式の発表はなく、あくまで前例に基づく観測にとどまることは押さえておく必要があります。

これから見るべきは、ノード名ではなく「何層積めるか」

今回の発表で本当に注目すべきは、「0.7ナノ」という数字ではないのかもしれません。ナノスタックという3D積層のパラダイムそのものです。

ナノスタックが示したロードマップは、2031年ごろのパートナー企業による初期生産を前提としています。TSMCがすでに2ナノを量産する一方で、IBMの0.7ナノはまだ「何層を安定して積めるか」という製造上の課題を残しています。ノード名が物理寸法から離れるほど、歩留まりと発熱制御をどう解くかが、量産可否の核心となる変数になります。

そこで次のニュースで確認すべきことは二つです。IBMがどのファウンドリと手を組むのか、そしてそのパートナーが3D積層を歩留まりとして支えられるのか。ガンベッタ氏が描いた設計図は出そろいました。あとは、それを製造する工場の答えを待つ番です。