AIチップの「最後の工程」が次のボトルネックになる

AI半導体の性能競争を左右する「先進パッケージング」技術。TSMCとIntelが米国内で生産拡大を急ぐ中、この見えない工程が世界のAI開発を制約する可能性が浮上しています。日本企業への影響も含めて解説します。

AIチップの性能を決める戦いは、もはや「どう作るか」だけではない。「どうまとめるか」にかかっている。

世界中のデータセンターで稼働するAIチップ。その最後の製造工程である「先進パッケージング」が、静かに、しかし確実に、AI産業全体の次なるボトルネックとして浮上しています。現在、この工程のほぼすべてがアジアに集中しており、供給能力は慢性的に不足しています。

「後工程」が主役になった理由

チップ製造において、パッケージングとは個々の半導体ダイ（チップの素）を保護し、外部との接続を可能にする最終工程です。かつてはジュニアエンジニアに任されていた「あと処理」に過ぎませんでした。半導体アナリストのパトリック・ムーアヘッド氏は「5〜6年前まで、誰もこんなことをしていなかった」と振り返ります。「今では、ダイそのものと同じくらい重要だと誰もが知っている」と言います。

なぜ変わったのか。AIの登場です。GPUのような高性能チップは、複数の論理チップと高帯域幅メモリ（HBM）を一つのパッケージに統合する必要があります。トランジスタの微細化が物理的な限界に近づく中、パッケージング技術は「ムーアの法則の第三次元への自然な拡張」と表現されています。これはTSMC北米パッケージングソリューション責任者のポール・ルソー氏の言葉です。

TSMCが現在主力とする技術は「CoWoS（Chip on Wafer on Substrate）」と呼ばれる2.5D実装技術です。ルソー氏によれば、この技術の成長率は年率80%という驚異的なペースで拡大しています。Nvidiaはこの最先端CoWoS容量の大半を予約済みで、供給が逼迫しているため、TSMCはASEやAmkorといった専門企業に一部工程を外注しているとも報じられています。

米国内での生産拡大：TSMCとIntelの動き

地政学的リスクへの対応として、米国内でのパッケージング能力構築が急速に進んでいます。

広告掲載について

[email protected]

TSMCはアリゾナ州に2つのパッケージング施設を建設予定です。現在、アリゾナ州フェニックスの先端ファブで製造されたチップも、パッケージングのために100%台湾に送り返されています。米国内にパッケージング施設が完成すれば、チップをアジアとの間で往復輸送する必要がなくなり、リードタイムの大幅短縮が期待されます。

一方、Intelはニューメキシコ州、オレゴン州、アリゾナ州チャンドラーに先進パッケージング施設を持ち、すでにAmazonやCiscoを顧客に抱えています。さらに2026年4月、イーロン・マスクがテキサス州に計画する「Terafab」において、SpaceX、xAI、TeslaのカスタムチップのパッケージングをIntelに委託することが発表されました。NvidiaもIntelへの50億ドル投資の一環として、パッケージング発注を検討しています。

Intelの先進パッケージング技術「EMIB（embedded multi-die interconnect bridge）」は、TSMCのCoWoSと技術的に同等とされており、シリコンブリッジを使うことでコスト面での優位性があるとされています。

技術の次の地平：2Dから3Dへ

現在の2.5D技術の先には、3Dパッケージングが待っています。チップを横に並べるのではなく、縦に積み重ねる技術で、Intelは「Foveros Direct」、TSMCは「SoIC（System on Integrated Chips）」と呼んでいます。ルソー氏によれば、SoICを使った製品が市場に登場するまでには、まだ数年かかる見通しです。

また、チップ間の接続をバンプからパッドへと変える「ハイブリッドボンディング」技術も注目されています。接続距離をほぼゼロにすることで、電力効率と電気的性能を大幅に向上させる可能性があります。Samsung、SKハイニックス、MicronはすでにHBM製造において3D積層技術を活用しています。